PCIe 术语表

A

• AERAdvanced Error Reporting
  高级错误报告机制，提供比传统错误报告更详细的错误诊断信息。包含可纠正错误、不可纠正错误（致命/非致命）的掩码和状态寄存器。→ 错误处理
• ACSAccess Control Services
  访问控制服务，提供 P2P 流量路由控制和安全隔离，在虚拟化环境中防止未经授权的 P2P 传输。→ Switch
• ARIAlternative Routing-ID Interpretation
  替代路由 ID 解释，将 Device 和 Function 字段合并为 8 位 Function 号，允许单个设备支持最多 256 个 Function（传统方式仅 8 个）。→ Switch
• ASPMActive State Power Management
  活动状态电源管理，通过 L0s 和 L1 子状态在空闲时降低链路功耗。
• ATSAddress Translation Service
  地址翻译服务，允许 EP 设备缓存 IOMMU 的地址翻译结果，减少地址翻译延迟。

B

• BARBase Address Register
  基址寄存器，用于声明设备需要的 Memory 或 I/O 空间大小，系统 BIOS/OS 通过写入全 1 来探测大小并分配基址。→ 配置空间
• BDFBus:Device:Function
  PCIe 设备的寻址方式。Bus 8位（0-255），Device 5位（0-31），Function 3位（0-7）。如 03:00.0。

C

• CXLCompute Express Link
  基于 PCIe 物理层的高速互联协议，支持 io/cache/mem 三种协议类型，用于缓存一致性和内存池化。→ CXL
• CTLEContinuous Time Linear Equalizer
  连续时间线性均衡器，接收端模拟均衡技术，用于补偿信道高频损耗。→ PHY架构

D

• DFEDecision Feedback Equalizer
  判定反馈均衡器，接收端数字均衡技术，通过反馈之前的判定结果来消除后置光标干扰。→ PHY架构
• DMADirect Memory Access
  直接内存访问，设备直接读写系统内存而不需要 CPU 介入。PCIe 通过 TLP 中的 Memory Read/Write 请求实现。
• DLLPData Link Layer Packet
  数据链路层包，用于链路层的确认/重传（Ack/Nak）和流量控制信用更新。不传递给事务层。

E

• ECAMEnhanced Configuration Access Mechanism
  增强配置访问机制，PCIe 2.0 引入的 MMIO 方式访问配置空间，每个设备映射 4KB 内存区域，支持完整 4096 字节访问。→ 配置空间
• ECRCEnd-to-End CRC
  端到端 CRC，由事务层生成和校验的 CRC，保护 TLP 从源到目的端的完整性，可跨越 Switch。
• EPEndpoint
  端点设备，PCIe 拓扑中的终端设备，如网卡、GPU、NVMe SSD 等。使用 Type 0 配置头。

F

• FLITFlow Control Unit
  流控制单元，PCIe Gen6 引入的固定 256B 传输模式，替代了之前基于 TLP 的变长传输。采用 242b/256b 编码，提供更强的前向纠错能力。→ Gen6 FLIT

I

• IOMMUI/O Memory Management Unit
  I/O 内存管理单元，为设备提供地址翻译和访问保护，是设备直通（Passthrough）和 SR-IOV 的基础。→ 虚拟化
• INTxLegacy Interrupt
  传统中断，使用 INTA/INTB/INTC/INTD 四条中断线。PCIe 中通过 Assert_INTx/Deassert_INTx 消息模拟。已被 MSI/MSI-X 取代。

L

• LCRCLink CRC
  链路 CRC，数据链路层为 TLP 添加的 CRC 校验，用于逐跳错误检测。校验失败触发重传。
• LTSSMLink Training and Status State Machine
  链路训练和状态状态机，PCIe 链路的核心控制逻辑，包含 11 个主要状态，管理链路初始化、训练、恢复和电源管理。→ LTSSM状态机

M

• MPSMax Payload Size
  最大有效载荷大小，单个 TLP 可携带的最大数据量。范围为 128B 到 4096B，由链路两端协商取较小值。
• MRRSMax Read Request Size
  最大读请求大小，单个 Memory Read 请求的最大数据量。可大于 MPS，设备会将大请求拆分为多个 TLP。
• MSIMessage Signaled Interrupt
  消息信号中断，设备通过 Memory Write 请求发送中断，替代传统 INTx 引脚。支持 1/2/4/8/16/32 个向量。
• MSI-XMSI Extended
  MSI 扩展，支持最多 2048 个中断向量，每个向量可独立配置目标地址和数据。现代 PCIe 设备首选中断方式。→ 设备驱动

N

• NRZNon-Return-to-Zero
  不归零编码，Gen1-Gen5 使用的信号调制方式，每个符号携带 1 bit（高/低电平）。

P

• PAM44-Level Pulse Amplitude Modulation
  4 电平脉冲幅度调制，Gen6 引入的信号调制方式，每个符号携带 2 bit，在相同波特率下翻倍带宽。→ Gen6 FLIT
• PASIDProcess Address Space ID
  进程地址空间标识，允许设备区分不同进程的地址空间，是共享虚拟内存（SVM）的基础。
• PHYPhysical Layer
  物理层，PCIe 协议栈最底层，包含 MAC/PCS/PMA 子层，负责 SerDes、编码、均衡和链路训练。→ PHY架构
• PRIPage Request Interface
  页请求接口，允许设备向系统请求页面故障处理，支持设备的按需分页。

R

• RCRoot Complex
  根复合体，PCIe 拓扑的根节点，连接 CPU 和内存子系统。包含 Root Port，是所有 PCIe 事务的源头和终点。
• RPRoot Port
  根端口，RC 对外的 PCIe 端口，每个 Root Port 可以连接一条 PCIe 链路到 Switch 或 EP。

S

• SerDesSerializer/Deserializer
  串行器/解串器，PCIe 物理层的核心电路，将并行数据转换为高速串行信号发送，反之接收。
• SR-IOVSingle Root I/O Virtualization
  单根 I/O 虚拟化，允许一个物理设备（PF）虚拟出多个虚拟功能（VF），每个 VF 可直接分配给虚拟机。→ 虚拟化

T

• TCTraffic Class
  流量类别，TLP 中的 3 位字段（0-7），用于 QoS 路由。不同 TC 可映射到不同虚拟通道（VC）。
• TLPTransaction Layer Packet
  事务层包，PCIe 协议的核心数据单元，包含 Memory/I/O/Configuration 读写请求和完成包。由事务层组装，数据链路层添加序列号和 CRC。

V

• VCVirtual Channel
  虚拟通道，PCIe 链路上的独立数据流通道，最多 8 个（VC0-VC7），每个 VC 有独立的流量控制信用和缓冲区。