PCIe 验证测试

验证概述

PCIe 协议复杂度高，涉及物理层、数据链路层、事务层多层交互，加上 LTSSM 状态机、流量控制、错误处理、电源管理等机制，验证工作是芯片流片前最耗时和最关键的环节。一个 PCIe 控制器 IP 的验证通常需要数月甚至一年以上的时间。

PCIe 验证分为多个层次：

UVM 验证方法学

UVM（Universal Verification Methodology）是基于 SystemVerilog 的验证方法学，是 PCIe IP 验证的事实标准。UVM 提供了标准化的验证组件架构、序列机制、覆盖率收集和自检查机制。

UVM 验证平台架构

┌─────────────────────────────────────────────────┐
│                   UVM Testbench                   │
│                                                   │
│  ┌─────────┐    ┌──────────┐    ┌──────────┐    │
│  │  Sequence│───▶│  Driver   │───▶│   DUT    │    │
│  │  (生成  )│    │ (驱动    )│    │ (PCIe    )│    │
│  │  (激励  )│    │ (接口    )│    │ (Controller)│  │
│  └─────────┘    └──────────┘    └────┬─────┘    │
│                                       │           │
│  ┌─────────┐    ┌──────────┐         │           │
│  │ Monitor  │◀──│ Monitor  │◀────────┘           │
│  │ (采集  )│    │ (采集    )│                     │
│  └────┬────┘    └──────────┘                     │
│       │                                           │
│  ┌────▼────┐                                      │
│  │Scoreboard│  (预期 vs 实际比对)                  │
│  └─────────┘                                      │
│                                                   │
│  ┌─────────┐    ┌──────────┐                     │
│  │Coverage  │    │ Predictor│                     │
│  │ (覆盖率)│    │ (参考模型)│                     │
│  └─────────┘    └──────────┘                     │
└─────────────────────────────────────────────────┘
                    

关键组件

Agent 模式

PCIe 验证中通常需要多个 Agent 来模拟不同端口：

• Root Complex Agent：模拟 RC 端，发起配置请求和内存读/写
• Endpoint Agent：模拟 EP 端，响应配置请求，发起 DMA
• Switch Agent：模拟 Switch 路由行为

测试用例设计

测试用例分类

SystemVerilog 序列示例

// PCIe TLP 读写序列示例
class pcie_mem_rw_seq extends uvm_sequence #(pcie_tlp_item);
    rand bit [63:0] addr;
    rand bit [31:0] data;
    rand int       be;  // Byte Enable

    task body();
        // 1. 发送 Memory Write TLP
        `uvm_do_with(req, {
            fmt  == FMT_MEM_WRITE;
            addr == this.addr;
            data == this.data;
            be   == this.be;
        })

        // 2. 发送 Memory Read TLP
        `uvm_do_with(req, {
            fmt  == FMT_MEM_READ;
            addr == this.addr;
            tag  == 8'h01;
        })

        // 3. 等待 Completion
        `uvm_do_with(rsp, {
            fmt  == FMT_CPL;
            tag  == 8'h01;
        })
    endtask
endclass

仿真工具

PCIe 仿真验证主要使用商业 EDA 工具，各有优劣：

常用仿真命令

# VCS 仿真
vcs -sverilog -uvm -timescale=1ns/1ps \
    +define+PCIe_GEN4 \
    -f filelist.f \
    -l vcs.log
./simv +UVM_TESTNAME=pcie_basic_test

# Questa 仿真
vlog -sv -uvm filelist.f
vsim -c -uvm work.pcie_top_tb
run -all

# 覆盖率合并
vcs -dir coverage/*/vcs.log -merge -o merged.vdb
    

调试技术

• 波形查看：使用 Verdi / DVE / SimVision 查看信号波形
• UVM 日志：+UVM_VERBOSITY=UVM_DEBUG 开启详细日志
• 断言（Assertion）：使用 SVA 实时检查协议规则违反
• 功能覆盖率：通过 covergroup 和 cover property 量化验证完整性

协议分析仪与硬件测试

协议分析仪

协议分析仪用于在实际系统中抓取 PCIe 链路上的流量，是硬件调试的核心工具。它插入在两个 PCIe 设备之间，被动监听链路。

分析仪使用要点

• 触发条件：设置特定 TLP 类型、错误状态、地址范围作为触发
• 过滤：过滤掉 NOP、DLLP 等非关键流量，聚焦 TLP
• 时间戳：分析 TLP 间延迟和时序关系
• 状态关联：将流量与 LTSSM 状态变化关联分析

硬件测试设备

PCI-SIG 一致性测试

PCI-SIG 定义了一套标准的一致性测试流程，设备需通过后才能获得 PCIe 认证。测试包括：

覆盖率与验证收敛

验证收敛是指通过覆盖率指标判断验证是否充分。PCIe 验证通常要求代码覆盖率 ≥ 95%和功能覆盖率 ≥ 90%。

覆盖率类型